当前位置：问答库＞论文摘要

随着电子技术的发展和作战环境的复杂化，现代雷达对数据率、实时性、处理精度等性能的要求越来越高。本文针对半主动方式下跟踪高速运动目标的PD-脉冲压缩雷达，实现了一个先进的基于8片ADSP-TS201S处理器的高速实时信号处理机，重点研究了算法流程到硬件平台的映射与并行实现，以及利用多种并行处理思想对处理机从系统级到指令级的高效并行优化的过程。 PD-脉冲压缩雷达结合了PD体制和脉冲压缩体制的优点，同时具有很高的距离和速度分辨力，但也给信号处理机，尤其是高速大容量数据流实时处理系统的实现带来了很大挑战。针对本信号处理系统，论文详细介绍了实时处理的概念，并在此基础上讨论了并行处理机的整体结构设计，包括处理器间拓扑结构、通信、同步与控制等。实现并行系统的一个关键是将应用问题优化映射到目标处理机硬件的各个并行部件中，使问题本身的并行性和硬件平台的并行性充分结合。文中在考虑算法复杂度、可分解度、并行度的同时，综合处理机平台处理能力、实时性、处理器间通信量及运算负载的平衡性等因素，实现了算法流程到硬件平台的高效映射。在一个高性能的实时处理机中，软件系统的并行设计与优化至关重要，这部分也是本文的重点。在系统级的优化方面，论文主要阐述了系统处理的并行流水线设计方法与考虑因素，包括每个处理器内部及各处理通道中多片处理器之间的流水线；而对于指令级优化，则详细分析了系统各个关键算法环节的运算过程与特点，通过应用SIMD（单指令多数据）、软件流水等并行思想，并结合ADSP-TS201S处理器的各种并行机制如双运算块、静态超标量、BTB（分支目标缓冲）等，有效提高了处理机系统软件的处理效率。另外本文还在算法映射与并行优化方法的基础上，详细设计了整个处理机软件系统具体实现时的处理流程，并对处理结果从精度和实时性的角度作了简要分析。