当前位置：问答库＞论文摘要

摘 要随着虚拟仪器技术的不断发展，测试技术朝着更加数字化和智能化的方向发展。本文介绍的数字测试平台包含逻辑状态分析仪和存储示波器两部分。在系统设计方面采用了虚拟仪器技术将硬件设备和计算机相结合方法，并讨论了其适用性。逻辑状态分析仪部分，结合数据域测试的需要，讨论了多种触发功能的特点。本课题结合常见的逻辑分析功能，为虚拟逻辑状态分析仪设计实现了5种基本触发跟踪模式，并将序列触发与基本触发模式相结合，实现了较为复杂的逻辑触发功能。通过逻辑状态分析仪硬件电路的制作和调试，实现了预期的功能，并使用流水线设计、流水线延时补偿、数据窗口等技术，尝试解决电路延迟和系统校准的问题。在逻辑状态分析仪的基础上，增加模拟信号调理和高速模数转换电路，设计了存储示波器部分。该部分主要研究了高速采样、数据存贮和数据传输等方面的问题，并分别从硬件电路设计实现和软件程序编写上对这些问题进行了探讨，完成了硬件电路关键时序部分的设计和仿真。本课题设计使用FPGA（现场可编程逻辑器件）进行数字电路控制，充分利用其丰富的内部资源，完成了对存储示波器的控制；实现了多种逻辑分析功能；利用其内部双口RAM，简化电路设计，提高系统稳定性；利用数字延迟锁相环（DLL）对输入的时钟信号进行处理，产生所需要的高质量时钟。在计算机与硬件的联接方面，讨论了EPP（增强型并行接口）的使用。在查找资料和总结文献的基础上，掌握了EPP接口的工作过程，以及在Windows2000系统下的驱动和控制方法。使用VC＋＋设计虚拟数字测试平台的操作界面，对并口进行操作，实现了控制传输、数据传输和波形绘制功能。关键词：虚拟仪器，存贮示波器，逻辑状态分析仪，FPGA